

F-021

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平8-124795

(43)公開日 平成8年(1996)5月17日

(51)Int.Cl.

H01G 4/30
4/38

識別記号

301 A 7924-5E

7924-5E

庁内整理番号

FI

H01G 4/38

技術表示箇所

A

審査請求 未請求 請求項の数1 OL (全4頁)

(21)出願番号

特願平6-262452

(71)出願人 000006264

三菱マテリアル株式会社

東京都千代田区大手町1丁目5番1号

(22)出願日

平成6年(1994)10月28日

(72)発明者 内田 彰

埼玉県秩父郡横瀬町大字横瀬2270番地 三

菱マテリアル株式会社生産技術センター内


(74)代理人 弁理士 小杉 佳男 (外2名)

(54)【発明の名称】 積層コンデンサ

(57)【要約】

【目的】 回路基板への実装密度の向上が図られた積層コンデンサを提供する。

【構成】 誘電体シート10に形成された導電層12、13と導電膜31との間に2個のコンデンサを形成し、誘電体シート20に形成された導電膜22、23と導電膜31との間に2個のコンデンサを形成する。



1

【特許請求の範囲】

【請求項1】 グラウンドに接続される第1の導電膜と、

該第1の導電膜を挟持する第1および第2の誘電体シートと、

該第1および第2の誘電体シートそれぞれの、前記第1の導電膜側とは反対側の面上それぞれに形成された、前記第1の導電膜との間にコンデンサを形成する複数の第2の導電膜、および該第2の導電膜どうしの間に介在する、グラウンドに接続される第3の導電膜とを備えたことを特徴とする積層コンデンサ。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、高密度実装に用いられる積層コンデンサに関する。

【0002】

【従来の技術】 従来より、例えば電子機器の高周波ノイズ対策として、その電子機器の回路基板に形成された複数の信号ラインとグラウンドとの間に、コンデンサ素子がそれぞれ1つつ内蔵された積層コンデンサが多数実装されており、これら多数の積層コンデンサで高周波ノイズをグラウンドにバイパスすることにより電子機器の誤動作等が防止される。このような電子機器の回路基板の実装密度を向上させるために、これら多数の積層コンデンサとして小型のものが使用されている。

【0003】

【発明が解決しようとする課題】 しかし、積層コンデンサを小型に製造する際、現状の製造工程において、例えば積層コンデンサの外寸寸法が1.0mm(幅)×0.5mm(奥行き)以下になると、ハンドリング性、寸法精度の管理が困難となり、積層コンデンサの生産性が低下する。またこのような外形寸法の積層コンデンサを回路基板に実装するにあたっては、その積層コンデンサの、回路基板に対する取付寸法精度の管理が困難となり、回路基板の生産性も低下する。このため回路基板に積層コンデンサを高密度に実装するのは容易でなく、問題がある。

【0004】 本発明は、上記事情に鑑み、回路基板へのコンデンサの実装密度の向上が図られた積層コンデンサを提供することを目的とする。

【0005】

【課題を解決するための手段】 上記目的を達成する本発明の積層コンデンサは、

(1) グラウンドに接続される第1の導電膜

(2) その第1の導電膜を挟持する第1および第2の誘電体シート

(3) その第1および第2の誘電体シートそれぞれの、上記第1の導電膜側とは反対側の面上それぞれに形成された、上記第1の導電膜との間にコンデンサを形成する複数の第2の導電膜、およびその第2の導電膜どうしの

2

間に介在する、グラウンドに接続される第3の導電膜を備えたことを特徴とするものである。

【0006】

【作用】 本発明の積層コンデンサは、上記構成により、第1および第2の誘電体シートそれぞれに形成された複数の第2の導電膜と、第1の導電膜との間に、複数のコンデンサが形成される。この積層コンデンサを回路基板に実装すると複数のコンデンサが実装されることとなり、例えば従来の、1個のコンデンサが形成された積層コンデンサで複数実装する場合と比較し、回路基板の、積層コンデンサが占める面積が小さくて済む。このため、コンデンサの、回路基板への実装密度の向上が容易に図られる。また、1個の積層コンデンサを回路基板に実装すると、複数のコンデンサが一度に実装されるため、実装の手間が軽減され、回路基板の生産性が向上する。

【0007】 また、本発明の積層コンデンサでは、コンデンサを形成する第2の導電膜どうしの間にグラウンドに接続される第3の導電膜が配置されているため、コンデンサ間のクロストークも防止される。

【0008】

【実施例】 以下、本発明の実施例について説明する。図1は、本発明の積層コンデンサの一実施例としての4素子積層コンデンサの、誘電体シートを積層順に並べた図である。図1に示す5枚の誘電体シート10、20、30、40、50それぞれは、互いに同形同大の方形状の誘電体シートである。

【0009】 誘電体シート10には、互いに電氣的に絶縁され3分割されたうちの中央の部分に、誘電体シート10の長手方向の2辺に延出された端部11a、11bを有する導電膜11が形成されている。この導電膜11は、本発明にいう第3の導電膜に対応しており、グラウンドと接続される。また、この導電膜11の両側に導電膜12、13がそれぞれ形成されている。それら導電膜12、13は、誘電体シート10の、互いに対向する角に端部12a、13aをそれぞれ有している。これらの導電膜12、13は、本発明にいう第2の導電膜に相当する。

【0010】 誘電体シート20には、誘電体シート10の導電膜11、12、13に対応する位置に導電膜21、22、23がそれぞれ形成されている。導電膜21は、本発明にいう第3の導電膜に相当し、誘電体シート20の長手方向の2辺に延出された端部21a、21bを有している。この導電膜21はグラウンドに接続される。また導電膜22、23は、本発明にいう第2の導電膜に相当し、端部12a、13aが形成された角とは異なる角に対応する。誘電体シート20の角に端部22a、23aをそれぞれ有している。

【0011】 誘電体シート30には、誘電体シート10の導電膜11、12、13を含めた大きさを有する導電


3

膜31が形成されている。この導電膜31は、導電膜11の幅寸法と同じ寸法の端部31a、31bを有している。また導電膜31はグラウンドに接続される。尚この導電膜31は、本発明にいう第1の導電膜に相当する。

【0012】誘電体シート40、50は、導電膜が形成されていない誘電体シートである。図2は、図1に示す誘電体シートが互いに積層され、電極が形成された4素子積層コンデンサの外観斜視図、図3は、その4素子積層コンデンサの等価回路図である。図2に示す4素子積層コンデンサを図1に示す誘電体シート10、20、30、40、50と対照すると、導電膜11の端部11aと導電膜30の端部31aと、さらに導電膜21の端部21aとが電極63で接続されている。また、導電膜11の端部11bと導電膜30の端部31bと、さらに導電膜21の端部21bとが電極73で接続されている。さらに導電膜12の端部12a、導電膜13の13aが電極61、62にそれぞれ接続されており、導電膜22の端部22a、導電膜23の端部23aが電極71、72にそれぞれ接続されている。

【0013】このような4素子積層コンデンサを図3に示す等価回路と対照すると、導電膜12および導電膜13と、導電膜31とからコンデンサ81およびコンデンサ82が形成される。また、導電膜22および導電膜23と、導電膜31とからコンデンサ83およびコンデンサ84が形成される。また、導電膜11、21は導電膜31と接続され、クロストークを防止する役割を担っている。

【図2】



4

【0014】この実施例では、1個の積層コンデンサに4個のコンデンサ81、82、83、84が形成されているため、1個のコンデンサ素子が形成された積層コンデンサを回路基板に4個実装する場合と比べ、積層コンデンサ3個分の実装スペースが不要となり、その分、回路基板へのコンデンサの実装密度が向上する。

【0015】

【発明の効果】以上説明したように、本発明によれば、1個の積層コンデンサに複数のコンデンサが形成されたものであるため、この積層コンデンサを回路基板に実装すると、コンデンサの、回路基板への実装密度の向上が図られるとともに実装コストの低減も図られる。

【図面の簡単な説明】

【図1】本発明の積層コンデンサの一実施例としての4素子積層コンデンサの、誘電体シートを積層順に並べた図である。


【図2】図1に示す誘電体シートが互いに積層され、電極が形成された4素子積層コンデンサの外観斜視図である。

【図3】4素子積層コンデンサの等価回路図である。

【符号の説明】

10、20、30、40、50 誘電体シート
11、12、13、21、22、23、31 導電膜
11a、11b、12a、13a、21a、21b、22a、23a、31a、31b 端部
61、62、63、71、72、73 電極
81、82、83、84 コンデンサ

【図3】



【図1】

